(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-74983 (P2002-74983A)

(43)公職日 平成14年3月15日(2002.3.15)

(51) Int.Cl.7		識別記号		FΙ			7	マコード(参考)
G11C	29/00	605		G 1	1 C 29/00		605Z	5 B 0 0 3
		631					631Z	5B018
		652					652	5 B O 2 5
G06F	12/16	3 1 0		G 0	6 F 12/16		310P	5 F O 3 8
		3 3 0					330C	5L106
			審查請求	未請求	請求項の数7	OL	(全 11 頁)	最終頁に続く
				_				

(21)出顧番号 特顧2000-255653(P2000-255653)

平成12年8月25日(2000.8.25)

(71) 出瀬人 000232036

エヌイーシーマイクロシステム株式会社 神奈川県川崎市中原区小杉町1丁目403番

53 53

(72)発明者 鈴木 和彦

神奈川県川崎市中原区小杉町一丁目403番 53 日本電気アイシーマイコンシステム株

式会社内

(74)代理人 100082935

弁理士 京本 直接 (外2名)

最終頁に続く


(54) 【発明の名称】 半導体集積回路

(57)【要約】

(22)出版日

【課題】出荷後の製品寿命または信頼性を更に向上させる。

「解決手段」リセットでとにメモリマクロ14、15の
「一夕読み出しおよびエラー検出訂正を並列に行うアドレス信号を生成するアドレス生成回路12と、メモリマクロ14、15のデータ読み出しおよびエラー検出訂正をそれぞれ行いエラー検出訂正を示す信号および読み出し「チクをそれぞれ出力するMの、M1読み出し回路18、19のエラー検出訂正を示す信号をそれぞれ計数する訂正かワンタ22、23の計数値をそれぞれ入力して比較し最小計数値に対応したメモリマクロの選択信号を比較結果として出力する上校回路24、Mの、M1読み出し回路18、19の読み出しデータをそれぞれ入力し比較結果といる方式を対している場合である。



【特許請求の範囲】

[請求項1] エラー検出訂正機能付き不無検性メモリ のセルアレイ部がマクロセルとして登録されてそれぞれ 配置配機された複数のメモリマクロを備える半導体集積 回路において、リセットでとに前記複数のメモリマクロ のデータ読み出しおよびエラー機出訂正をそれぞれ行い エラー検出訂正の回数をそれぞれ計数して比較し1つの メモリマクロの読み出しデータを選択することを特徴と まる半導体集構回路。

[請求項2] エラー検出訂正機能付き不興終性メモリ のセルアレイ部がマクロセルとして登録されてそれぞれ 配置配線された複数のメモリマクロと、これらメモリマ クロの全メモリ容量値の部分値を公称値とする製品への 切換設定をテスト時に行う切換設定回路とを備える半導 が集積回路において、切換設定によりリセットでとにあ 記複数のメモリマクロのデー検助み出しおよびエラー検 出打正をそれぞれ行いエラー検出打正の回数をそれぞれ 計数して比較し1つのメモリマクロの読み出しデータを 選択するエクトを特徴とする半環体生物目の

【請求項3】 リセットごとに前記複数のメモリマクロ のデータ読み出しおよびエラー検出訂正を並列に行うア ドレス信号を生成するアドレス生成回路と、前記アドレ ス信号をデコードし前記複数のメモリマクロにそれぞれ 出力するデコード回路と、前記複数のメモリマクロのデ ータ読み出しおよびエラー検出訂正をそれぞれ行い、エ ラー検出訂正を示す信号および読み出しデータをそれぞ れ出力する複数の読み出し回路と、リセットごとに前記 複数の読み出し回路のエラー輸出訂正を示す信号をそれ ぞれ計数する複数の計数回路と、リセットごとに前記複 数の計数回路の計数値をそれぞれ入力して比較し最小計 数値に対応したメモリマクロの選択信号を比較結果とし て出力する比較回路と、前記複数の読み出し回路の読み 出しデータをそれぞれ入力し前記比較結果に基づき選択 してバスに出力する選択回路とを備える、請求項1また は2記載の半導体集積回路。

【請求項4】 エラー検出訂正機能付きメモリのセルア レイ部がマクロセルとして登録されてそれぞれ配置監修 された複数のメモリマクロを備える半導体集積回路にお いて、アドレスごとに前記機数のメモリマクロのデータ 読み出しおよびエラー検出訂正をそれぞれ行いエラー検 出訂正の状況を重み付けにより比較し1つのメモリマク 口の読み出しデータを選択することを特徴とする半導体 集積回路。

(請求項51 エラー検出訂正機能付きメモリのセルア レイ部がマクロセルとして登録されてそれぞれ配置配線 された複数のメモリマクロと、これらメモリマクロの全 メモリ容量値の部分値を公称値とする製品への切換設定 をテスト時に行う切換数定回路とを備える半導体集積回 部において、切換数定によりアドレスごとに前記複数の メモリマクロのデータ読み出しおよびエラー検出訂正を それぞれ行いエラー検出訂正の状況を重み付けにより比較し1つのメモリマクロの読み出しデータを選択することを特徴とする半導体集積回路。

【請求項61 前記複数のメモリマクロのデータ読み出 しあよびエラー機出打正をそれぞれ行い、エラー機出打 正の状況を示す信号および訪み出しデータをそれぞれ出 力する複数の読み出し回路と、アドレスごとに前記録を の読み出し回路のエラー機出打正の状況を示す信号をそ れぞれ入力し重み付けにより比較し最小重みの信号に対 応したメモリマクロの選択信号を比較結果として出力す む比較回路と、前記複数の読み出し回路の読み出しデータをそれぞれ入力し前記比較結果に基づき選択してバス に出力する選択回路とを備える、請求項4または5記載 の半導体集団路。

【請求項7】 前記エラー検出訂正の状況を示す信号が、エラー検出を示す信号と、訂正不能エラーを示す信号とを含む、請求項6記載の半導体集積回路。

【発明の詳細な説明】 【0001】

【発明の属する技術分野】本発明は半導体集積回路に関し、特に、全メモリ容量値の部分値を公称値とする製品への切換設定がテスト時に行われる半導体集積回路に関

する。 【0002】

【従来の技術】従来、この種の半導体集積回路は、1製品の開発で複数のメモリ警撃製品を展開するために用いられている。たとえば、図7は、この従来の半導体集積回路の機をオブロック図である。図7を参照すると、この従来の半導体集積回路は、アドレス生成回路11,デコーダ13、メモリマクロ14,メモリマクロ15, Mの読み出し回路16, M1読み出し回路17,セレクタ26, 切映粉定回路27を備える。

【0003】 アドレス生成回路 11は、たとえばプログラムカウンタなどの出力を受け、メモリマクロ 1 4 また はメモリマクロ 1 5 から フログラムコードをフェッチするためのアドレス信号を生成しデコーダ 1 3 は、出力し、アドレス最上也力する。 【0004】 デコーダ1 3 は、アドレス生成回路 1 2 からの出力をデコードし、デコード出力をメモリマクロ 1 4、メモリマクロ 1 5 に出力する。

【0005】メモリマクロ14、メモリマクロ15ぞれ ぞれは、エラー検出打正機能付き不揮発性メモリのセル アレイ部からなり、CPUや周辺機器を制御するための ブログラムコードが書き込まれ、同時に、このブログラ ムコードを読み出す際にメモリマクロの一部が故障して 読み出したプログラムコードに誤りがあった場合にエラー 検出打正するためエラー訂正コード(ECC)が書き 込まれる。

【0006】M0読み出し回路16,M1読み出し回路 17は、メモリマクロ14,メモリマクロ15のプログ ラムコード読み出しおよびエラー検出訂正をそれぞれ行い、読み出したプログラムコードをセレクタ 2 6 にそれぞれ出力する。

【0007】セレクタ26は、切換設定回路部27の切 機設定信号、マクロ選択信号、アドレス最上位とット信 号の論理程果により、MO筋み出し回路106または 1読み出し回路109の出力を選択してバスへ出力す る。このセレクタ26の入出力機能の真理値表を説明図 として図8に示す。

[0008] 切換設定回路27は、不揮発性メモリを含み、メモリマクロ14、メモリマクロ15の全メモリ容 量値の部分値を公称値とする製品への切換設定を出荷前 のテスト時に行う。すなわち、メモリマクロ14、メモ リマクロ15を共に使用するか、片方のみを使用するか の切換設定を行い、その切換設定信号をセレクタ26に 出力する。

[0009] 次に、この従来の半導体集積回路における プログラムコードの読み出し動作について簡単に説明す る。ここでは、説明を簡潔にするため、2つのメモリマ クロ14,15のメモリ容量がそれぞれ128kBであ るとする。

[0010]まず、切換設を回路27の切換設を獲得分が0°である場合、セレクタ26において、図8に示されるように、マクロ選択信仰の入力は無効になり、アドレス最上位ビット信号の"0°または"1°に対応して、M0読み出し回路16またはイモリマクロ15の読み出しプログラムコードがパスに出力される。すなわち、メモリマクロ14メデモリマクロ15が共に使用され、メモリマのロ4メモリマクロ14メモリマクロ14メモリマクロ14メモリマクロ15が共に使用され、メモリマのロ556よとができる。

【0011】一方、切換設定回路27の切換設定信号が "1" である場合、セレクタ26において、図8に示さ れるように、アドレス最上位ビット信号の入力は無効に なり、マクロ選択信号の"0"または"1"に対応し て、MO読み出し回路16またはM1読み出し回路17 の出力が選択され、メモリマクロ14またはメモリマク ロ15の読み出しプログラムコードがバスに出力され る。このマクロ選択信号は、切換設定回路27の切換設 定信号と同じく、製品出荷前のテスト時に決定され、メ モリマクロ14、メモリマクロ15の内、どちらか一方 のメモリマクロが故障している場合に、故障していない 側のメモリマクロを選択するための信号として用いられ る。すなわち、MO読み出し回路16またはM1読み出 し回路17の片方の出力が常に選択され、メモリマクロ 14またはメモリマクロ15の片方が常に使用され、メ モリ容量の公称値をメモリマクロ14またはメモリマク ロ15の128kBとすることができる。

【0012】 このように、従来の半導体集積回路は、切

換数定回路 2 7 の切換数定信号により、メモリ容量の公 株値をメモリマクロ14, メモリマクロ15合計の25 6 k B とするか、一方のメモリマクロのみの128 k B とするかの切換設定が可能であり、1製品の開発で複数 のメモリ容量製品を展開し、製品開発の手間を省くこと ができる。

[0013]

【発明が解決しようとする課題】図7に示した従来の半 導体集積回路において、プログラムコードが書き込まれ タメモリマクロ14,15の全メモリ容量256KBの 半分128KBのみを使用する場合、製品出荷後に使用 されるメモリマクロが固定されており、読み出されるメ モリマクロは、片方のメモリマクロのみであるため、製 品の寿命及び信頼性は一方のメモリマクロの特性に限定 されている。しかし、現在、単載や航空宇宙などの分野 においては、より高い信頼性が求められている。

【0014】 したがって、本発明の目的は、出荷後の製品寿命または信頼性を更に向上させることにある。 【0015】

「課題を解決するための手段」そのため、本年明は、エ ラー検出訂正機能付き不得発性メモリのセルアレイ部が マクロセルとして登録されてそれぞれ配置配線された複 数のメモリマクロを備える半単体集積回路において、リ セットでとにあが複数のメモリマクロのデータ読み出し およびエラー検出訂正をそれぞれ行いエラー検出訂正の 回数をそれぞれ計数して比較し1つのメモリマクロの続 か出しデータを選択している。

【0016】また、本発明は、エラー検出訂正機能付き 不揮発性メモリのセルアレイ部がマクロセルとして登録 されてそれぞれ配置配機された複数のメモリマクロと、 これらメモリマクロの全メモリ容量値の部分値を公称値 とする製品への切換数定をテスト時に行う切換配定回路 とを備える半導体集積回路において、切換設定に対り セットごとに前記複数のメモリマクロのデータ読み出し およびエラー検出訂正をそれぞれ行いエラー検出訂正の 回数をそれぞれ計数して比較し1つのメモリマクロの読 み出しデータを選択している。

【0017】また、リセットでとに前記複数のメモリマクロのデータ語み出しおよびエラー検出訂正を並列に行うアドレス信傷を生成するアドレス生成回路と、前記アドレス信傷を生成するアドレス生成回路と、前記アドレス信号をデコードし前記複数のメモリマクロにそれで、エラー検出訂正を不ぞれ行い、エラー検出訂正を不ぞれ行い、エラー検出訂正を不可行をいた。エラー検出訂正を不可行をいた。エラー検出訂正を不可行をに前記複数の誘み出し回路と、リセットでとに前記複数の計数回路の計数値をそれぞれ計数する複数の計数回路と、リセットでとに前記複数の計数回路の計数値をそれぞれ入力して比較し結果が関値に対応しませ、サンス・アースの選択信号を比較し続いましている。

の読み出しデータをそれぞれ入力し前記比較結果に基づ き選択してバスに出力する選択同路とを備えている。

[0018] また、本発明は、エラー検出訂正機能付き メモリのセルアレイ部がマクロセルとして登録されてそ れぞれ配置距線された複数のメモリマクロを備える半導 体集積回路において、アドレスごとに前記複数のメモリ マクロのデータ読み出しおよびエラー検出訂正をそれぞ れ行いエラー検出訂正の状況を重み付けにより比較し1 つのメモリマクロの読み出しデータを選択している。

[0019]また、本発明は、エラー検出打正機能付き メモリのセルアレイ部がマクロセルとして登録されてそれで和配置機能された複数のメモリマクロと、これらメ モリマクロの全メモリ容量値の部分値を公称値とする製 品への切換設定をテスト時に行う切換設定回路とを備え る半導体集積回路において、切換設定によりアドレスご とに前記複数のメモリマクロのデータ読み出しおよびエ ラー検出訂正をそれぞれ行いエラー検出訂正の状況を重 か付けにより比較し1つのメモリマクロの読み出しデー タを選択している。

[0020]また、前記複数のメモリマクロのデータ版 み出しおよびエラー検出訂正をそれぞれ行い、エラー検 出訂正の状況を示す信号および誘み出しデータをそれぞ れ出力する複数の読み出し回路と、アドレスごとに前記 複数の読み出し回路のエラー検出訂正の状況を示す信号 をそれぞれ入力し重み付けにより比較し最小重みの信号 に対応したメモリマクロの選択信号を比較結果として出 力する比較回路と、前記複数の読み出し回路の読み出し データをそれぞれ入力し前記比較結果に基づき選択して バスに出力する強択回路を係るている。

【0021】また、前記エラー検出訂正の状況を示す信号が、エラー検出を示す信号と、訂正不能エラーを示す信号とを含んでいる。

[0022]

【発明の実施の形態】次に、本発明について図面を参照 して影明する。図1は、本発明の半導体集積回路の実施 形態1を示すプロック図である。図1を参照すると、本 実施形態の半導体集積回路は、アドレス生成回路12, デコーダ13,メモリマクロ14,メモリマクロ15, の1続み出し回路18, M1読み出し回路19,打正力 ウンタ22,打正力ウンタ23,比較回路24,セレク タ26,切換設定回路27を備える。ことで、アドレス 生成回路12,M0読み出し回路18,M1読み出し回 路19,打正力ウンタ22,訂正力ウンタ23,比較回 路24以外の各プロックは、図7で説明した従来の半導 体集積回路の各プロックと同じであり、重複説明を省略 する。

[0023] アドレス生成回路12は、リセット入力信号に対応して、リセットでとに各メモリマクロ14,1 ラのデータ読み出しおよびエラー検出訂正を並列に行う アドレス信号を生成し、このリセット時のデータ読み出 しおよびエラー検出打正の終了に同期して、リセット出 力信号を内部のCPUなどへ出力し、②7におけるアド レス生焼回路 11と同じく、たとえば、プログラムカウ ンタなどの出力を受け、メモリマクロ 14またはメモリ マクロ 15からプログラムコードをフェッチするための アドレス信号を生成しデコーダ 13に力し、アドレス 最上位ビット信号をセレクタ 26に出力する。

【0024】Mの読み出し回路18, M1読み出し回路19は、図7におけるM0読み出し回路16, M1読み出し回路17と同じく、メモリマクロ14, メモリマクロ15のプログラムコード読み出しおよびエラー検出訂正をそれぞれ行い、読み出したプログラムコードをセレクタ26にそれぞれ出力し、エラー検出訂正を示す信号M0ECC, M1ECを訂正カウンタ22, 訂正カウンタ23にそれぞれ出力も、

【0025】訂正カウンタ22,訂正カウンタ23は、 リセット入力信号に対応して、リセットごとにMの扱い 出し回路18、M1誘み出し回路19のエラー機助訂正 を示す信号M0ECC、M1ECCをそれぞれ計数し、 その計数値をリセット出力信号に対応して比較回路24 にそれぞれ出力する。

[0026]比較回路24は、リセットでとに打正力ウンタ22、訂正カウンタ23の計数値をそれぞれ入力して比較し、リセット出力信号の"1"変化に同期して、最小計数値に対応したメモリマクロの選択信号を比較結ま、対正カウンタ23の計数値が訂正カウンタ22の計数値より小さい場合、比較結果、11°をセレクタ26に出力する。

ける競み出し動作例を示すタイミング図である。図 8, 図 2 を参照して、本実施形態の半導体集積回路における 競み出し動作を説明する。ここで、説明を簡略にするた め、従来と同じく、メモリマクロ14,メモリマクロ1 5のメモリ容量をそれぞれ128kBとする。

[0028] まず、切換設定回路27の切換設定信号が "0"である場合、セレクタ26において、マクロ選択 信号として比較回路24の比較結果が入力されている が、図8に示されるように、マクロ選択信号の入力は無 効になり、アドレス最上位ビット信号の"0"または

"1"に対応して、MO誘み出し回路18またはM1読 み出し回路19の出力が選択され、メモリマクロ14ま たはメモリマクロ15の誘み出しプログラムードがバ スに出力される。すなわち、メモリマクロ14,メモリ マクロ15が共に使用され、メモリ容量の公称値をメモ リマクロ14,メモリマクロ15合計の256kBとす ることができる

【0029】一方、切換設定回路27の切換設定信号が "1"である場合、使用するメモリ容量を128kBと 、メモリマクロ104とメモリマクロ107には同一 内容のプログラムコードが予め書き込まれている。ま た、セレクタ26において、図8に示されるように、ア ドレス最上位ビット信号の入力は無効になり、マクロ選 採信号として入力されている比較回路24の比較結果の "0"または"1"に対応して、M0読み出し回路18 またはM1読み出し回路19の出力が選択され、メモリ マクロ14またはメモリマクロ15の読み出しプログラ ムコードがバスに出力される。

[0030] この比較回路24の比較結果は、図2に示されるように、タイミングT0~T1 -1 でリセットでとに並列に行われる各メモリマクロ14、15のデータ読み出しおよびエラー検出訂正の結果により、タイミングTnのリセット出力信号の"1"変化に同期して出力される。

【0031】まず、タイミングT0において、電源電圧 を投入し、リセット入力信号が「0"となり、アドレス 生成回路12, M0読み出し回路18, M1読み出し回 路19, 訂正カウンタ22, 訂正カウンタ23はリセッ トされ、比較結果は"0"となる。

【0032】その後、タイミングT1において、リセット入力信号が「1"となり、アドレス生成回路12が、リセット出力信号として「0"を出力している期間中、メモリマクロ14,メモリマクロ15に対し最下位アドレスから最上位アドレスは下側次インリメントしたアドレス個のアドレス信号を生成し、デコーダ13により指定されたアドレスのプログラムコードおよびエラー打正コードECCをメモリマクロ14,メモリマクロ15からMの読み出し回路18,M1読み出し回路19に並列に誘み出て、

【0033】タイミングTフにおいて、MO酸み出した 18では、メモリマクロ14より読み出したフログラムコードにエラー訂正コードECCによる訂正が行われたため、エラー検出訂正を示す信号M0ECCが 12 となり、訂正カウンタ22がカウントアップ計数値1 トになる。また、M1読み出し回路19では、メモリクロ107より読み出したプログラムコードにはエラーガエコードECCによる訂正が行われていないため、エラー検出訂正を示す信号M1ECCは "0"であり、訂正カウンタ23はカウントアップせず計数値0トのままである。

【0034】タイミングT3において、タイミングT2と同様に、M0読み出し回路18では、メモリマクロ1 4より読み出したプログラムコードにはエラー訂正コードECCによる訂正が行われたため、信号M0ECCは"1"となり、訂正カウンタ22はカウントアップし計数値2トになる。また、M1読み出し回路19では、メモリマクロ15より読み出したプログラムコードにはエラー訂正コードECCによる訂正が行われていないため、信号M1ECCは"0"のままで、訂正カウンタ23はカウントアップせず計数値0小のままである。

【0035】タイミングT4において、M0読み出し回

路18では、メモリマクロ14より読み出したプログラ ムコードにはエラー訂正コードECCによる訂正が行われていないため、信号MのECCは"0"のままで、訂 正カウンタ22はカウントアップセず計数値2トのまま である。また、M1読み出し回路19では、メモリマー ロ15より読み出したプログラムコードにはエラー訂正 コードECCによる訂正が行われたため、信号M1EC には"1"となり、訂正カウンタ207は、カウントア ップし計数値1トになる。

【0036】タイミングTn-2において、タイミング T3と同様に、M0読み出し回路18で、エラー訂正コ ードECによる訂正が行われたため、訂正カウンタ2 2はカウントアップし計数個3トになる。また、M1読 み出し回路19では、エラー訂正コードECによる訂 正が行われていないため、訂正カウンタ23はカウント アップセず計数値1hのままである。

【0037】タイミングTn-1において、タイミング T4と同様に、Mの読み出し回路18で、エラー町正コードECによる町正が行われていないめ、町正カウンタ22はカウントアップセず計数値3hのままである。また、M1読み出し回路19では、エラー町正コードECCによる町正が行われたため、町正カウンタ23はカウントアップし計数値2hになる。

(2) の13 別次に、タイミング下 n において、アドレス 生成回路 12 から出力されるアドレス信号がメモリマク の最上位アドレスから最下位アドレスに変化し、リセ ット出力信号が、"1"に変化する。このリセット出力信 号の"1"を化に同期して、比較回路 2 4 は、訂正力・ ンタ 2 2 なまび訂正力ウンタ 2 3 の計数値が訂正力ウン タ 2 2 の計数値より小さいので、比較結果には"1"を 出力する。この比較結果"1"をマクロ選択信号として 、この場合、この比較結果"1"をマクロ選択信号として に、常にM 1読み出し回路 1 7 の出力となり、メモリマ クロ 1 5 のプログラムコードがパスに出力されC P Uに よりフェッチされる。

【0039】また、リセット出力信号が1となった後は、アドレス生成回路201は、プログラムカウンタな どの出力を受け、メモリマクロ14あるいはメモリマクロ15からプログラムコードをフェッチするためのアドレス信号を生成し、セレクタ26により、メモリマクロ15のプログラムコードがバスに出力されCPUによりフェッチされる。

【0040】 在お、図2のタイミング図の動作部則で は、リセット出力信号の"1"変化に同期して、比較結 果が1となり、メモリマクロ15のプログラムコードが バスに出力される例を取り上げたが、訂正カウンタ22 の計数値が訂正カウンタ23の計数値と同じた、それよ リ小さい場合は、比較結果が"0"となり、メモリマク ロ14のプログラムコードがバスに出力されCPUによ りフェッチされる。

[0041]上述したように、本実施形態の半導体集積 回路では、リセットでとにメモリマクロ14,15の 一検出訂正をそれぞれ計数して比較し、計数値の小さ いメモリマクロを選択し、特性の良いメモリマクロを使 用することができ、チップサイズの増加がほとんど無 く、出荷後の製品寿命および信頼性を延ばすことができ る。

FB=1-{(1-P) 38+38*P(1-P) 37} (単位:ppm)

仮に、製品初期のメモリマクロ14のピット当たり不良 率Pを0.2ppm、メモリマクロ15のピット当たり 充良率Pを0.25ppmとすると、メモリマクロ1 4,メモリマクロ15のプロック当たり不良確率FB は、それぞれ0.000028ppm,0.00004 4ppmとなる

【0044】次に、128kBのメモリマクロの不良確率FMは、ブロック当たり不良品確率FBから換算され、下記の算出式で求められる。

FM=1-(1-FB) 32768 (単位:ppm) この式を、製品初期のメモリマクロ14,メモリマクロ 15に当てはめると、メモリマクロ14,メモリマクロ 15のメモリマクロ当たり不良確率FMは、それぞれ 0.92ppm,1.44ppmとなる。

[0045] 次に、10年後にメモリマクロ14のビット当たり不良率Pが0.4ppmまで低下し、メモリマ クロ107のビット当たり不良率Pが0.3ppmまで低下したと仮定すると、上述の算出式から、メモリマクロ14、メモリマクロ15のメモリマクロ当たり不良確率FMは、それぞれ3.69ppm,2.07ppmとなる。

【0046】 Cのため、従来の半導体集精回路では、製品初期すなわち製品出荷前のテスト時に不良確率の低いメモリマクロ14が選択および固定されるので、製品としての不息品確率は3.69pmとなる。一方、本実率の低いメモリマクロ15が選択されているので、製品としての不良品確率は、2.07pmとなり、製品出荷から10年後においては、従来の半導体集積回路より、1.62pmだ付向上する。

[0047] 図4は、本界明の半導体集積回路の実施形態 2を示すブロック図である。図4を参照すると、本実施形態の半準体集積回路は、アドレス生成回路 11,デコーダ13,メモリマクロ14,メモリマクロ15,M 0読み出し回路 20,州 1読み出し回路 21,比較回路 25,セレクタ 26,切換設定回路 27を備える。ここで、M 0読み出し回路 20,M 1読み出し回路 21,比較回路 25以外の各ブロックは、図7で説明した従来の半導体集積回路の各ブロックと同じであり、重複説明を省略する。

【0048】M0読み出し回路20, M1読み出し回路

[0042] たとえば、メモリマクロの構成を1ブロック=32bit+ECC6bitとし1ビット訂正を行う具体例について、次に説明する。図3は、この具体例における効果をまとめた説明図である。

【0043】ブロック当たり不良確率 FBは、ビット当たり平均不良率をPとすると、下記の算出式で求められる。

2 1は、図7におけるM O読み出し回路 1 6, M 1読み出し回路 1 7 と同じく、メモリマクロ 1 4, メモリマウ 1 5 のプログラムコード読み出しおよびエラー検出了正をそれぞれ行い、読み出したプログラムコードをセレクタ 2 6 にそれた知力し、エラー検出打正の状況を示す信号をそれぞれ比較回路 2 5 に出力する。また、これらエラー検出野正の状況を示す信号は 2 つの信号をそれぞれ合み、M の読み出し回路 2 0 は、エラー検出を示す信号M 0 E C 大野工作生プーラーを示す信号M 0 E R とを出力し、M 1読み出し回路 2 1 は、野正不能エラーを示す信号M 1 E C C と、訂正不能エラーを示す信号M 1 E R R とを出力する。

【0049】 すなわち、エラー検出訂正の状況を示す信 号M0ECC、M0ERRは、メモリマクロ14から誘 み出されたプログラムコードに対しエラー検出しなかっ 場合それぞれ"0"、"0"になり、エラー訂正化能で 場合それぞれ"1"、"0"になり、エラー訂正不能で あった場合それぞれ"1"、"1"になる。また、エラー 検出訂正の状況を示す信号M1ECC、M1ERR も、メモリマクロ15から誘み出されたプログラムコードに対し、同様に出力される。

【0050】比較回路25は、アドレスでとに、M0勝か出し回路20、M1読み出し回路21から信号M0E CC、M0ERRおよび信号M1ECC、M1ERRをそれぞれ入力し、信号M0ECCまたはM1ECCへ信 号M0ERRまたはM1ERRと重み付けして比較し、 小さい重みの信号に対応したメモリマクロの選択信号を 比較結果としてセレクタ26に出力する。たとえば、信 号M0ECC、M0ERR当信号M1ECC、M1ER Rであれば、比較結果 **0** をセレクタ26に出力し、 信号M0ECC、M0ERR>信号M1ECC、M1ER RRであれば、比較結果 **1** をセレクタ26に出力する。

【0051】図5は、本実施形態の半導体集積回路における読み出し動作例を示すタイミング図である。図8,図5を参照して、本実施形態の半導体集積回路における読み出し動作を説明する。ここで、説明を簡略にするため、従来と同じく、メモリマクロ14,メモリマクロ15のメモリ容量をそれぞれ128kBとする。

【0052】まず、切換設定回路27の切換設定信号が "0"である場合、セレクタ26において、マクロ選択 信号として比較回路25の比較結果が入力されているが、図8に示されるように、マクロ選択信号の入力は無効になり、アドレス最上位ビット信号の"0"または

"1"に対応して、MO誘み出し回路20またはM1読 み出し回路21の出力が選択され、メモリマクロ14ま にはメモリマクロ15の誘み出しプログラムコードがバ スに出力される。すなわち、メモリマクロ14,メモリ マクロ15が末に使用され、メモリ容量の公称値をメモ リマクロ14,メモリマクロ15合計の256kBとす ることができる。

【0053】一方、切換設定回路27の切換設定信号が "1"である場合、使用するメモリ容量を128kBと し、メモリマクロ104とメモリマクロ107には同一 内容のプログラムコードが予め書き込まれている。ま た、セレクタ26において、図8に示されるように、ア ドレス最上位ビット信号の人力は無効になり、マクロ選 採信号として入力されている比較回路25の比較結果の "0"または"1"に対応して、Mの競券出し回路20 またはM1読み出し回路21の出力が選択され、メモリ マクロ14またはメモリマクロ15の読み出しフログラ ムコードがパスに出力される。

【0054】 この比較回路25の比較結果は、図5に示されるように、タイミングT0~T9でアドレスでとに 並列に行われる各メモリマクロ14,15のデータ読み 出しおよびエラー検出訂正の結果により出力される。

【0055】まず、タイミングT0において、電源電圧 を投入し、リセット入力信号が "0" となり、アドレス 生成回路11,M0誌み出し回路20,M1誌み出し回 路21,比較回路25はリセットされ、比較結果は "0"となる。

【0056】その後、タイミングT1以降において、リ セット入力信号が、1°となり、リセットが解除され、 アドレス生版回路12が、たとえば、プログラムカウン ななどの出力を受け、メモリマクロ14またはメモリマ クロ15からプログラムコードをフェッチするためのア ドレス信号としてアドレスの、アドレスa~アドレスg を順に生成してデコーダ13に出力し、デコーダ13に より指定された同一アドレスのプログラムコードおよび エラー訂正コードECCがメモリマクロ14、メモリマ クロ15からMの読み出し回路20、M1読み出し回路

【0057】また、Mの読み出し回路20、M1読み出 し回路21において、メモリマクロ14、メモリマクロ 15のプログラムコード読み出しおよびエラー検出訂正 がそれぞれ行われ、読み出したプログラムコードがセレ クタ26にそれぞれ出対ロ話25で、コーチがセレ クタ26にそれぞれ比較回路25に出力され、比較回路 25からアドレスごとの比較結果がセレクタ26にマク 回選択信号として出力され、セレクタ26により、M0 読み出し回路20まなはM1話か出し四路21の出力が アドレスごとに選択され、メモリマクロ14またはメモ リマクロ15のプログラムコードがパスに出力され、C PUによりフェッチされる。

【0058】たとえば、タイミングT2において、メモリマクロ14,メモリマクロ15のアドレスaのプログラムコードは双方とも訂正の必要がなかったため、エラー検出訂正の状況を示す信号M0ECC、M0ERRおよび信号M1ECC、M1ERRは、"0,0" および"0,0" となり、比較結果が"0" となり、よせリマクロ14のプログラムコードが「久に出力される。

【0059】タイミングT3において、メモリマクロ14のアドレストのプログラムコードはメモリマクロ15のアドレストのフログラムコードはオエリマクロ15のアドレストのフログラムコードは打正による修復が行われたため、信号M0ECC、M0ERRは、*0,0°,*1,0°となり、比較結果が「0°となり、メモリマクロ14のプログラムコードがバスに出力される。

【0060】タイミングT4において、メモリマクロ1 4のアドレス c のプログラムコードは訂正による修復が 行われたが、メモリマクロ15のアドレス c のプログラ ムコードは訂正の必要がなかったため、信号 M 0 E C 、M 0 E R R および信号 M 1 E C R R は、 "1,0","0,0"となり、比較結果が"1"とな り、メモリマクロ15のプログラムコードがバスに出力 される。

【0061】タイミングTSにおいて、メモリマクロ1 4のアドレスdのプログラムコードは訂正による修復が 行われたが、メモリマクロ15のアドレスdのプログラ ムコードは訂正によっても修復が不可能であったため、 個号MOECC、MOERRおよび個号M1ECC、M 1ERRは、 1,0°、 "1,1°となり、比較結果 が "0°となり、メモリマクロ14のプログラムコード がくなにサルオカム。

【0062】タイミングTらにおいて、メモリマクロ1 4のアドレスをのプログラムコードは訂正によっても修 復が不可能であったが、メモリマクロ15のアドレスを のプログラムコードは訂正による修復が行われたため、 信号MOECC、MOERRおよび信号MIECC、M 1ERRは、"1,1"、"1,0"となり、比較結果 が"1"となり、メモリマクロ15のプログラムコード が「2000年である。

【0063】タイミングTアにおいて、メモリマクロ1 4のアドレス f のプログラムコードは訂正の必要がなかったが、メモリマクロ15のアドレス f のプログラムコードは訂正によっても修復が不可能であったため、信号M0ECC、M1ERは、"0,0","1,1"となり、比較結果が"0"となり、メモリマクロ14のプログラムコードが「Xに出力される。 【0064】タイミングTBにおいて、メモリマクロ1 4のアドレスgのプログラムコードは訂正によっても修 彼が不可能であったが、メモリマクロ15のアドレスg のプログラムコードは訂正の必要がなかったため、信号 MOECC、MOERRおよび信号M1ECC、M1E RRは、"1,1","","0,0"となり、比較結果が

"1"となり、メモリマクロ15のプログラムコードが バスに出力される。

【0065】タイミングTりにおいて、メモリマクロ1 4のアドレストのプログラムコードは訂正による修復が 行われ、メモリマクロ15のアドレストのプログラムコードも訂正による修復が行われたため、信号MOEC C、MOERRおよび信号MIECC、MIERRは、"1,0", "1,0"となり、比較結果が"0"となり、よモリマクロ14のプログラムコードがバスに出力される。

[0066] 上述したように、本実施形態の半導体集積 回路では、メモリマクロの1アドレスごとに訂正による 修復が少ないメモリマクロを選択することができるの で、さらに、出荷後の製品寿命および信頼性を延ばすこ とができる。

[0067] たとえば、メモリマクロの構成を1ブロック=32bit+ECC6bitとし1ピット訂正を行う具体例について、次に説明する。図6は、この具体例における効果をまとめた説明図である。

【0068】 仮に、メモリマクロ14, メモリマクロ15において、ピット当たり不良率P=0.20ppmである割合分をれぞれ70%、50%であり、ピット当たり不良率P=0.25ppmである割合がそれぞれ30%、50%である場合、メモリマクロ15のピット当たり平均不良率Pは、それぞれ0.22ppm。0.23ppmとなり、前述の計算式により、メモリマクロ14, メモリマクロ15のメモリマクロ5のメモリマクロ5のメモリマクロ5のメモリマクロ当たり不良健率FMは、それぞれ1.06ppm。

1. 17ppmとなる。図7に示した従来の半導体集積 回路では、不良確率FMの低いメモリマクロを選択する ので、メモリマクロ14を選択し、製品としての不良品 確率は1.06ppmとなる。

【0069】一方、本実施形態の半導体集積回路において、説明発悟潔にするため、メモリマクロ14にてピッリ当たり不良率Pが高いアドレスと同一アドレスのメモリマクロ15は、全て、ピットあたりの不良率Pが低いと仮定し、遊に、メモリマクロ15にて1ビット当たり・イス良率Pが高いアドレスと同一アドレスのメモリマクロ14は、全て、ピット当たり不良率Pが低いと仮定する。こうした場合、セレクタ26により選択されるメモリマクロのアドレスのピット当たり不良率Pは、全て0.2ppmとなり、製品としての不良品解率は、0.

92ppmとなり、従来の半導体集積回路より0.14 ppmだけ向上する。

100701 なお、上述した実施形態1,20半導体集 福回路では、メモリ容豊の公納値を2つのメモリマクロ の合計とするか、一方のメモリマクロのみとするかの切 接数定により、1製品の開発で複数のメモリ容量製品を 展開する場合について説明してきたが、初めから切換設 定回路を掘っず、複数メモリマクロのメモリ容量合計の 1部メモリ容量のみを使用する高信頼性用半導体集積回 8とすることも可能である。

[0071]

【発明の効果】以上説明したように、本発明による半導体集積回路は、チップサイズの増加がほとんど無く、出荷後の製品寿命および信頼性が向上するなどの効果がある。

[0072] その理由は、リセットごとに各メモリマク のエラー検出訂正をそれぞれ計数して比較し、計数値 の小さいメモリマクロを選択し、特性の良いメモリマク ロを使用することができるためである。また、メモリマ クロの コアドレスごとに訂正による修復が少ないメモリ マクロを選択することができるためである。

【図面の簡単な説明】

【図1】本発明の半導体集積回路の実施形態1を示すプロック図である。

【図2】図1の半導体集積回路における読み出し動作例 を示すタイミング図である。

【図3】図1の半導体集積回路の効果を説明するための 説明図である。

【図4】本発明の半導体集積回路の実施形態2を示すプロック図である。

【図5】図4の半導体集積回路における読み出し動作例 を示すタイミング図である。

【図6】図4の半導体集積回路の効果を説明するための 説明図である。 【図7】従来の半導体集積回路の1例を示すブロック図

である。 【図8】図7の半導体集積回路におけるセレクタ26の

入出力機能の真理値表を示す説明図である。

【符号の説明】

11,12 アドレス生成回路

13 デコーダ

14, 15 メモリマクロ


16,18,20 M0読み出し回路

17, 19, 21 M1読み出し回路


22,23 訂正カウンタ 24,25 比較回路

26 セレクタ

27 切換設定回路



[図2]




[図3]


		ピット当たり 不良確率P	プロック当たり 不良確率FB	がかか当たり 不良確率PM	選択が行わ	
		(ppm) (仮定)	(bba)	(bbm)	從来	本実施形態
製品初期	349490 14	0.20	0.000028	0.92	0	0
)tisia 15	0. 25	0.000044	1.44	-	-
10年後	#19290 14	0.40	0.000112	3. 69	0	-
	# 15	0.30	0.000063	2. 07	-	0
				-		

本実施形態における10年後の効果 (製品としての不良品業率の差 pps) 1.62






[図5]



[図6]

		- リトヨエリ 不良率P=0, 20 ppnの割合 (仮定)	T 月 日 元 リ 不良率P=0, 25 ppmの割合 (仮定)	t*か当たり 平均不良率P (ppm)	プロック当たり 不良確率PB (ppm)	当たり 不良確率 FM(ppm)	選択 パリックロ
従来	\$49070 14	70%	30%	0.22	0.000032	1.06	0
	メモリックフ 15	50N	50%	0, 23	0.000036	1.17	-
実施形態	###### 14+15	-	-	0.20	0.000028	0.92	アト゚レス毎

本実施形態における効果 (製品としての不移品確率の差 pon) 0.14



フロントページの続き

(51) Int. CI.7 機別記号 FI 7-72-Y (参考) G 1 1 C 17/00 G 1 1 C 17/00 D 16/06 63 9 C H 0 1 L 27/04 63 9 Z 21/822 H 0 1 L 27/04 F

F ターム(参考) 58003 ABOS ACO7 ADO2 ADO3 ADO4 ADO8 ADO4 ADO8 ADO4 ADO5 ADO1 SB018 GAD3 HA14 KA18 QA13 58025 ADO1 ADO4 ADO5 AD13 AD16 AEO8 5F038 AV16 DF05 EZ20 5L106 AAO9 BB12 CC09 CC31 DD22 DD25 ED20 FEO2 FF05